Contents

СТОРІНКИ |  |

Підвищення завадостійкості пристроїв можна забезпечити, з одного боку, вибираючи елементи підвищеної завадостійкості, а з другого — зменшуючи рівень завад на входах елементів за рахунок відповідних конструктивних і схемних заходів.

Завадостійкість елемента тим вище, чим більші вхідні напруги і струм, необхідні для його перемикання, і чим більший час перемикання. Узагальнюючи ці показники, можна розглянути енергію, необхідну для перемикання. Зокрема, енергія перемикання магнітних елементів з діодами на 2—3 порядки вища за енергію перемикання потенційних елементів інтегральних мікросхем. Однак під час вибору елементної бази доводиться брати до уваги й інші фактори: швидкодію, вартість, рівень інтеграції, номенклатуру операційних елементів і функціональних блоків, технологічність виробництва апаратури. Для зменшення завад уживають таких заходів: зменшення площі контуру кіл, екранування з'єднань, заземлення, фільтрацію, обмеження швидкості перемикань струму в колах, екранування блоків і пристроїв тощо.

Для зменшення завад, що виникають у цифрових логічних схемах,потрібно працювати із сигналами, що мають великі часи наростання і спаду, малу амплітуду, обмежити число сигналів, що одночасно перемикаються, та застосовувати ефективні методи шунтування і заземлення. Для підвищення стійкості схем до зовнішніх завад слід застосовувати повільні схеми синхронізації з тригерами Шмітта на вході. Якщо система має довгі кабелі, потрібно використовувати диференційні передавальні і приймальні пристрої, з'єднані симетричними лініями зв'язку, щоб знизити рівень створюваних і сприйманих завад.