Contents

СТОРІНКИ |  |

7.1. Регістри зсуву

7.2. Лічильники по mod M

7.3. Лічильники на регистрах зсуву

7.4. Реверсивні лічильники

7.5. Лічильники зі змінним коефіцієнтом перерахування

7.6. Послідовні двійкові суматори

7.7. Послідовна схемиа рівнозначності кодів

7.8. Послідовна схема порівняння двійкових чисел

Лабораторний практикум

Висновки

Тестування

7.6. Послідовні двійкові суматори та цифрові інтегратори

Розглянемо послідовний двійковий суматор, що має додавати два числа, які надходять на його входи, починаючи з молодших розрядів. Числа вводять у суматор послідовно, розряд за розрядом, синхронно з тактовим сигналом. Суматор у кожнім такті має обчислювати значення розряду суми при надходженні на його входи відповідних розрядів доданків з урахуванням перенесення з попереднього розряду. При цьому в суматорі має запам'ятовуватися (затримуватися на один такт) одиниця перенесення в наступний розряд. Відповідно до цього словесного опису синхронний автомат, що виконує функції двійкового суматора, має два входи, на які надходять сигнали (двійкові розряди) х та y, один вихід z і один елемент пам'яті (тригер) Q для запам'ятовування переносу в наступний розряд.

На підставі законів двійкової арифметикиукладають таблицю істинності (табл. 7.7) та складають діаграми Вейча для функцій z, Q+,J і K (рис. 7.54 ), з яких випливає, що

На рис. 7.55 зображено схему послідовного двійкового суматора на JK-тригері (мікросхема K155ТВ1).

Послідовні двійкові суматори часто використовують у цифрових системах,що слідкують за астатизмом другого порядку для реалізації інтегратора. У цьому випадку потрібно фіксувати переповнення розрядної сітки інтегратора з урахуванням знака переповнення. Сигнали додатного z1 і від’ємного z2 переповнень інтегратора використовують у цифрових системах слідкування як команди, за якими відпрацьовуються неузгодженості в той чи інший бік за допомогою цифрового фазообертача.