Contents

СТОРІНКИ |  |

Попередньо в паузах між звертаннями до накопичувача, ємності півшин СшА і СшВ заряджає джерело напруги U0 через відкриті ключові транзистори VT5 і VT6. При звертанні до накопичувача ці транзистори закриваються й ізолюють півшини Аj і Вj від джерела напруги U0. Запам'ятовуючий конденсатор Cij обраного ЕП підключається через відкритий транзистор VTij до півшини Аj і змінює її потенціал. Ця зміна незначна, тому що ємність запам'ятовуючого конденсатора багато менше ємності шини і дорівнює 0,1...0,2 пф. Тому для індикації малої зміни потенціалу шини при зчитуванні інформації застосований високочутливий диференційний підсилювач тригерного типу на транзисторах VT1 — VT4, включений у середину РШ, як це зображено на рис. 9.8.

Крім масиву ЕП та підсилювачів, матриця має у своїй структурі опорні елементи (ЕО) по одному елементу в кожній півшині. Ці елементи в кожній половині матриці складають опорну строку (ОС). Опорний елемент побудований аналогічно запам'ятовувальному. Його призначення складається в підтримці опорної напруги Uo, з якою підсилювач порівнює потенціал півшини з обраним ЕП та реагує на одержану різницю потенціалів при порівнянні, позитивного і негативного знака в залежності від рівня зчитування. Ця операція відбувається так: якщо обрано для звертання строку верхньої півматриці Хi, то сигнал А6 старшого розряду коду адреси строки комутує в селекторі опорної строки коло через ключовий транзистор VT12 для сигналу F2 до ОС2, розташованої в нижній півматриці.

Таким чином, у кожному із 128 стовпців до підсилювача з різних сторін підключені ЕП та ЕО. Оскільки потенціал півшини з ЕП відрізняється від опорного, то в опорі транзисторів різних плечей підсилювача-тригера з'являється асиметрія, що при ввімкненні кола його живлення сигналом F3 спричиняє перекидання тригера за переважним рівнем. У результаті на на виходах-входах А та В тригера формуються повні рівні 1 і 0. Той із сигналів,