Contents

СТОРІНКИ |  |

еквівалентно подаванню на вхід елемента сигналу логічного 0. Тому не залежно від значень інших початкових змінних елемент намагається сформувати на виході сигнал логічної 1, тобто його транзистори VT2 і VT5 замкнені. Транзистор VT4 також виявляється замкненим через шунтування його вхідного кола послідовно ввімкненими прямо зміщеним діодом VDn+1 і насиченим транзистором VT6. Тому при z=1 обидва транзистори вихідного двотактного підсилювача потужності замкнені і ЛЕ фактично вимкнений від вихідного виводу. Це відповідає високоімпедансному стану, за яким вихідний сигнал елемента при будь-яких комбінаціях його вхідних сигналів не потрапляє на його вихід.

Якщо z=0, то струм резистора R8 насичує транзистор VT7. Транзистори VT8 і VT6 замкнені, і на додатковий вхід багатоемітерного транзистора VT1 подається сигнал, що не впливає на роботу елемента. У цьому випадку вихідний сигнал визначається виключно комбінацією логічних змінних, діючих на входах x0 , … , x n-1 і робота елемента аналогічна роботі стандартного ТТЛ БЛЕ.