Contents

СТОРІНКИ |  |

11.1. Перехідні процеси в логічних схемах

11.2. Гонки

11.3. Гонки за входом

11.4. Система двофазної синхронізації

11.5. Часові співвідношення двофазної синхронізації

Висновки

Тестування

1.1. Перехідні процеси в логічних схемах

Затримка логічної схеми складається із затримок спрацьовування логічних елементів і затримок поширення сигналів по колах зв'язку між ними. Трудомісткість урахування затримок залежить від співвідношення значень затримок самих логічних елементів і затримок у колах зв'язку. Якщо ці значення близькі, то затримки різних трактів схеми можна визначити лише після розміщення елементів на поверхні плати або кристала ВІС, коли стануть відомі фактичні довжини зв'язків. Якщо при цьому затримки деяких кіл не відповідають необхідним, то слід або переставляти елементи, або навіть вносити зміни у функціональну схему, знову трасувати зв'язки і знову визначати затримки в них. Процес стає ітераційним, тривалим. Саме в такому становищі опиняються розробники апаратури на швидких елементах EЗЛ, установлюваних на платах у вигляді мікросхем або кристалів, що виготовляються безпосередньо на поверхні ВІС. Складність урахування затримок — одна з причин, що перешкоджає поширенню елементів ЕЗЛ у схемах цифрової автоматики.

У цифровій автоматиці переважно використовують елементи з часом перемикання не менше 20 нс, що приблизно на порядок перевищує затримку поширення сигналу в будь-якому проводі монтажної плати типового розміру. Паразитна ємність монтажу при використанні типових плат також не настільки велика, щоб істотно змінити затримку елементу. У цих випадках затримку всередині плати і близького монтажу між платами раціонально не враховувати окремо, а включити її до складу затримки логічного елемента. Невелика втрата потенційно досяжної швидкодії компенсується через спрощення розроблення схем, оскільки затримки можуть бути враховані без яких-небудь ітерацій, на етапі логічного