Contents

СТОРІНКИ |  |

завантаження, керує записом даних у ведені (slave) мікросхеми. Призначення ведучої або веденої ніяк не впливає на логічні функції, виконувані ПЛІС після завантаження.

Мікросхеми типу CPLD зберігають конфігурацію незалежно від наявності напруги живлення. Конфігурацію заносять за допомогою пристрою для програмування, а стирають ультрафіолетовим випромінюванням.

Мікросхеми виконані за технологією FLASH, можна неодноразово програмувати, не витягаючи з пристрою, в який вони встановлені. Для цього в них передбачений спеціальний порт JTAG. Щоб записати вихідну конфігурацію або внести зміни, виводи цього порту через кілька буферних мікросхем з'єднують кабелем з портом персонального комп'ютера.

На рис. 10.8 схематично показана структура кристала мікросхеми FPGA. Його центральну частину займає матриця конфігурації логічних блоків (КЛБ), а по периметру знаходяться блоки введення-виведення (БВВ), з'єднані з контактними площадками.

Кожний із БВВ здатний бути вхідним або вихідним, а зв'язаний з ним зовнішній вивід мікросхеми — входом (IPAD), виходом (OPAD) або бути двонаправленим (IOPAD). По кутах кристала розташовані допоміжні вузли. Вільну від логічних елементів площу займають канали трасування, де прокладена значна кількість провідників, на перетинаннях яких розміщено програмувальні перемикачі. Кожен перемикач складається із шести польових транзисторів, з'єднаних, як показано на рис. 10.9.

Задаючи відкритий або закритий стан кожного транзистора, можна з'єднати КЛБ між собою і з БВВ належним чином.