Contents

СТОРІНКИ |  |

11.1. Перехідні процеси в логічних схемах

11.2. Гонки

11.3. Гонки за входом

11.4. Система двофазної синхронізації

11.5. Часові співвідношення двофазної синхронізації

Висновки

Тестування

11.2. Гонки

У логічних схемах є ділянки, де сигнал розгалужується і утворюється два сигнали, які поширюються по двох незалежних колах елементів, а потім обидва сигнали знову зустрічаються на входах одного елемента. Подібну ситуацію зображено на рис. 11.5, а , де в певний момент часу два тракти виявилися прозорими для вхідного сигналу. Нехай у тракті Пар. парне число інверторів, а в тракті Непар. — непарне. Аналіз подібної схеми методами алгебри Буля без урахування затримок дасть на її виході 0 за будь-якого значення вхідного сигналу (рис. 11.5,б). Проте реальні елементи мають кінцеву затримку спрацьовування, і якщо позначити затримки в трактах Пар. і Непар. через Tпар і Tнепар, то залежно від співвідношення цих величин виявиться один із процесів, зображених на рис. 11.5, в і г. В обох випадках у вихідному сигналі з'явиться завада, не передбачена булевими виразами. Можна перевірити, що заміна останнього елемента І на АБО не ліквідує заваду, а лише інвертує її і змінить момент появи.

Істотно, що отримана завада — це не нехтовно малий сплеск напруги малої амплітуди. При досить великій різниці Тпар і Т непар завада буде мати тривалість, яка у багато разів перевищуючу час переключення елемента, й амплітуду, яка дорівнює номінальному сигналу. Це вже повноцінний логічний сигнал, на який можуть реагувати наступні елементи. Якщо вихід схеми підключений до запам'ятовувального елемента (тригеру), то завада може запам'ятатися і буде впливати на подальші процеси в пристрої. Якщо вихід схеми поданий як зворотний зв'язок на вхід, там виникне непередбачений сигнал, що може спричинити непередбачене повторне спрацьовування цієї самої схеми.