Contents

СТОРІНКИ |  |

перемикача S1. В одному з положень останнього інверсією керує сигнал, сформований в розподільнику логічних добутків. Тактові сигнали з інших виходів розподільника встановлюють і скидають тригер DD39. Змінивши положення перемикачів S2—S4, ці функції можна виконувати за допомогою глобальних сигналів синхронізації і скидання, що надходять безпосередньо з виводів ПЛІС.

З'єднання функціональних блоків між собою і з вхідними колами БВВ реалізують за допомогою програмувальної комутаційної матриці FastCONNECT. Матриця має регулярну структуру, забезпечує однакову затримку поширення всіх сигналів і гарантує трасування всіх необхідних зв'язків. Останнє дозволяє довільним образом розподіляти по виводах ПЛІС зовнішні кола розроблювального пристрою.

Мікросхеми FLASH-пам'яті є енергонезалежними, з електричним стиранням і перепрограмуванням.

Елементи пам'яті мікросхеми FLASH побудовані на одному МОН транзисторі з плаваючим затвором, виконаним по особливій запатентований Intel технології, названій ETOX (від англ. EPROM Thin Oxide). Напівпровідникова структура цього транзистора подібна до структури ЕП ПЗП (EPROM) із стиранням інформації ультрафіолетовим випромінюванням. Він містить підкладку р- типу на якій сформовані області n-стоку і витоку. Над проміжком між ними розташований керуючий затвор (КЗ) відділений від підкладки шаром окисла SiО2. В останньому сформована область з полісиліцію, яка виконує функції другого — плаваючого затвора (ПЗ). В цій області може накопичуватися заряд електронів електричне поле якого зміщує поріг відкривання транзистора. При номінальній напрузі на КЗ і відсутності заряду в ПЗ транзистор відкритий, а за наявності заряду — закритий. Ці два стани і використовуються для запам'ятовування "1" та "0".